Probleme beim Routing von Leiterplatten mit BGA-Komponenten (Von S. J. Luzin, G. S. Petrosjan, und O. B. Polubasov, Eremeks Ltd., St.-Petersburg, Russland)
Je höher die Anschlusszahl und -dichte der integrierten Schaltkreise ist, desto größer sind die Anforderungen an die Erstellung eines optimalen Leiterplattenlayouts. Insbesondere hochpolige BGA stellen an den Layouter hohe Designfähigkeiten. Je nach seinem Wissen und seiner Herangehensweise wächst oder fällt die Anzahl der für die Entflechtung erforderlichen Leiterplattenlagen – und damit auch der Fertigungspreis. In diesem Beitrag wird dieses
anhand unterschiedlicher Routingmethoden der Leiterzüge demonstriert.
The higher the number of interconnections and population density of integrated circuits, the greater the demands on achieving optimum printed circuit board layout. In particular, BGAs with high pin counts, present a challenge to the layout designer.
Depending on their experience and the approach adopted, a greater or smaller number of board layers will be specified in order to achieve a solution, and this will be reflected in the manufacturing price of the board. These concepts are here illustrated in terms of various routing methods and track patterns.
Оставьте свой комментарий
Войдите, чтобы оставлять комментарии
Оставить комментарий как гость